SEMICONDUCTOR DEVICE

Patent Number:

JP4012555

Publication date:

1992-01-17

Inventor(s):

NAGURA HIDEAKI; others: 01

Applicant(s)::

MATSUSHITA ELECTRON CORP

Requested Patent: JP4012555

Application Number: JP19900116249 19900502

Priority Number(s):

IPC Classification:

H01L23/29

EC Classification:

Equivalents:

Abstract

PURPOSE:To make it possible to efficiently dissipate the generated heat by mounting a semiconductor element on a recessed portion or a projected portion to decide a position of a heat sink, and then by packaging it with resin.

CONSTITUTION:A heat sink 1 is formed by a copper plate or an aluminum plate which has high heat conduction. A mounting hole 3 is perforated through the fin of the heat sink, and a recessed portion 4 of the heat-dissipating to decide the position in the central part of the heat sink. A packaged semiconductor element 6 is mounted on the recessed portion 4 of the heat sink by soldering or other methods, and is coated by a package 7 consisting of epoxy resin. In this way, the heat to be generated in a device for semiconductor can be efficiently dissipated.

Data supplied from the esp@cenet database - 12

JP-A-4-12555 claims a semiconductor device in which a radiation plate having a concave or convex surface for positioning is connected to a semiconductor element.

3

⑩ 日本国特許庁(JP)

① 符許出願公開

@公開特許公報(A) 平4-12555

®int. Cl. ³

識別記号

庁内整理番号

❸公開 平成4年(1992)1月17日

H 01 L 23/29

7220-4M H 01 L 23/36

Α

-審査請求 未請求 請求項の数 1 (全3頁)

②発明の名称 半導体装置

②特 顧 平2-116249

9出 頭 平2(1990)5月2日

⑰発明者 名倉

英明

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地 松下電子工業株式会社内

70発 明 者

井原 正弘

大阪府門真市大字門真1006番地

切出 願 人 松下電子工業株式会社の代 理 人 弁理士 栗野 重孝

外1名

月 . 細

1、発明の名称

半導体装置

2 、特許請求の範囲

あらかじめパッケージされた半導体素子に、位置決め用の凹面または凸面を設けた放無板を接続 し制能でパッケージした半導体装置。

3、発明の詳細な説明

童業上の利用分野 ・

本発明は各種電子機器に使用される大電力用の半導体装置に関する。

従来の技術

従来、半導体装置の大電力化をはかる方法として、パッケージ自体を大きくし、ICチップからの技無をよくする方法、あらかじめパッケージした半導体装置を拡熱フィンにネジ等め等で取付け、 放熱フィンにより技無をよくする方法および回路 基板に半田付けする方法などがある。

発明が解決しようとする課題

しかしながら上記の構成では半導体装置内に無

か書景されるという問題点、半導体装置を使用する電子撮舞の容景によって放無フィンの大きさが 限定されるという問題点および回路基板の大きさ によって放無効果が異なるという問題点を有して いた。

本発明は上記の問題点を解決するもので、半等体質量内で発生する熱を効率的に放散させることができる半導体装置を提供することを目的とする。

課題を解決するための手段

この目的を達成するために本発明の半導体装置は、半導体素子に位置決め用の凹面または凸面を 設けた放熱板を接続し樹脂でパッケージした構成 を有している。

作用

この構成によって、半導体素子と故無仮を接着 する半田の嵌れをよくすると同時に、半導体装置 の取付けを正確に規定できることとなる。

实施例

以下本発明の一実施例について、図面を参照しなから説明する。



第1回に示すように、放無板1は無伝導展のよい解板やアルミニウムなどで形成され、その放無フィンには取付け孔3が設けられ、また中央部分には位置決め用の回面4が形成されている。そして、第2回および第3回に示すようにパッケージされた半導体素子6が、この放無板1の回面4に半田付けなどにより取り付けられ、エポキシ崇願からなるパッケージ7で被覆されている。

以上のように構成された半導体装置の熱抵抗の 割定値を、従来例と比較して第4回に示す。

これから明らかなように、本実施例の無抵抗が 従来例のそれに比べて低く、またそのばらつきも 小さい。

以上のように、本実施例によれば凹面を設けた数無版に半導体素子を半田付けし樹脂によりパッケージする構成により、無抵抗が大中に低、大電生する熱を効率的に放散させられるので、大電力化できる。故無板への取付け位置が正確に現立できるので、半導体接置の特性および外形寸法のはらつきを少なくすることができる。さらに半導体

体接置の一実施例における半導体来子の一例の正面図、同図(b)はその側面図である。第3図(a)は同じく半導体素子の他の例の正面図、同図(b)はその例と従来例の半導体装置の熱抵抗の剝定値の分布図、第5図(a)は本発明の半導体装置の他の実施例における数熱板の正面図。同図(b)はその側面図、同図(c)はその底面図である。

1 . 2 ······ 故熱板、4 ······ 凹面、5 ······· 凸面、6 ······· 半導体素子、7 ······パッケージ。

代理人の氏名 井理士 果野重孝 ほかし名

接置の放焦フィン取付けれた利用してアルミニウム板などの放焦フィンを取付けることにより、一層の大電力化がはかれる。また、あらかじめパッケージした半導体素子に放無板を付加する構成であるので、製造工程で高級な及量や高低な材料を必要とせず、統合的なコスト低減もできる。


なお実施例において、凹面 4 を設けた食熟板 1 を用いたが、第 5 図に示すように凸面 5 を設けた 放熱板 2 を用いてもよい。

取明の効果

以上の説明からも明らかなように、本発明は、半導体素子を、故無板の位置決め用の凹面または凸面の部分に取付け、さらに樹脂でパッケージした構成であるので、発生する無を効率的に放散させることがで、大電力用半導体装置を実現できるものである。

4、図面の簡単な説明

第1図(a)は本発明の半導体装置の一変施例における放無板の正面図、同図(b)はその側面図、同図(c)はその側面図、同図(c)はその底面図である。第2図(a)は本発明の半導



森 2 図

